PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-232917

(43) Date of publication of application: 19.08,1994

(51)Int.CI.

H04L 25/03

H04B 1/06

H04B 1/18

H04B 14/04

(21)Application number: 05-306081

(71)Applicant: AMERICAN TELEPH & TELEGR CO

<ATT>

(22)Date of filing:

12.11.1993

(72)Inventor: OTA YUSUKE

SWARTZ ROBERT G

(30)Priority

Priority number: 92 976037


Priority date: 13.11.1992

Priority country: US

.(54) DIGITAL DATA RECEIVER

(57)Abstract:

PURPOSE: To lower the sensitivity of a data receiver to dc dark level light and to improve the input data signal detection sensitivity and precision by removing a direct current(dc) or low-frequency current generated by a photodiode at the input terminal of the data receiver. CONSTITUTION: The peak values of the outputs Vo+ and Vo- of an input amplifier A1 are inputted to a comparing amplifier A4 through peak detecting circuits A2P and A2N and converted into a dc difference signal ICOMP. Then this signal is subtracted from an input signal lin to establish a dc feedback loop in a dark level compensator circuit 600. This loop cancels an input dark current together with all other dc offset signals to eliminate the difference output of the dc signal of the amplifier A1 to 0. Once the circuit A2P sets linZT/2 as a logical threshold value, the differential outputs of the amplifier A1 vibrate vertically symmetrically about the logical threshold value. Therefore, positive and negative peak amplitudes and the outputs of the circuits A2P and



A2N become uniform. Then a difference voltage to the amplifier A4 becomes 0 and the output of ICOMP of the amplifier A4 never vary.

LEGAL STATUS

[Date of request for examination]

11.06.1996

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2991911

[Date of registration]

15.10.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頗公開番号

特開平6-232917

(43)公開日 平成6年(1994)8月19日

(51)Int.Cl. ⁵ 11 0 4 L 25/03	識別記号 庁内務理番号 E 9199-5K	FI	技術表示箇所
H 0 4 B 1/06 1/18	A 7240-5K L 9298-5K		
14/04	Z 4101-5K		
		客查請求	未請求 請求項の数 9 FD (全 13 頁)
(21)出願番号	特願平5-306081	(71)出願人	390035493
(22)山廟日	平成5年(1993)11月12日		アメリカン テレフォン アンド テレグ ラフ カムパニー
(31)優先擁主張番号 (32)優先日	976037 1992年11月13日		AMERICAN TELEPHONE AND TELEGPAPH COMPA
(33)優先権主張国	米国 (US)		NY アメリカ合衆国 10013-2412 ニューヨ ーク ニューヨーク アヴェニュー オブ
		(74)代理人	ジーアメリカズ 32 弁理士 三俣 弘文
			21 Table - 1884 - 1884


最終頁に続く

(54)【発明の名称】 デジタルデータ受信機

(57) 【要約】

【目的】 バーストモード受信機が本来的に解決しようと企図したac結合に伴う全ての問題を解決したデジタルデータ受信機を提供する。

【構成】 光パスと共に使用するためのdc結合パケットモードデジタルデータ受信機は、ピーク検出器を使用し、データパーストの開始時点で瞬間的な論理閾値を適応的に確立する。ピーク検出器の出力に応答するdc補償器は、受信機の入力からの"暗レベル"光信号に対応するdcまたは低周波数電流を分流する。



【特許請求の範囲】

【請求項1】 デジタルパケットデータ入力信号を受信する第1の入力手段、基準信号を受信する第2の入力手段及びデータ出力信号を出力する出力手段を有するdc 結合證動入力增幅器回路(A₁)と、

前記データ出力信号のピーク振幅を検出し記憶し、かつ前記基準信号を発生する検出手段(A2P、A2N)と、前記検出手段により記憶されたパケット完了リセット信号に応答して、受信したデータ入力信号が存在しない間前記検出手段により記憶される初期dc 電圧にほぼ等しいノンゼロdc 電圧に、前記検出手段により記憶された前記データ出力信号を放電するリセット手段(620)と、

を具備するデジタルデータ受信機。

【請求項2】 前記リセット手段は、

前記初期 d c 電圧の所定の電位差以下になるまで急速に 前記記憶されたデータ川力信号を放電する組リセット手 段 A G A と、

前記初期dc、電圧が到達するまでゆっくりと前記記憶されたデータ出力信号を放電する微細リセット手段A 6と、

を具備する請求項1の受信機。

【請求項3】 第1の検出手段は、

データ出力信号のピーク振幅を記憶するコンデンサ手段 Cppを、

前記リセット手段は、

前記リセット信号に応答して、前記コンデンサ手段を放 他し、応答しない他の時間は切り放されている切り替え 可能電流供給手段(SC、SF)を有する請求項1受信 機。

【請求項4】 前記入力増幅器回路出力手段に接続された入力と、受信機出力信号とを有する出力増幅手段A3と、

前記りセット信号に応答して、前記出力増幅器手段を不動作状態にする手段(A3、620)と、

をさらに具備する請求項1受信機。

【請求項5】 デジタルパケットデータ入力信号を受信する第1の入力手段、基準信号を受信する第2の入力手段及びデータ出力信号を出力する出力手段を有するdc結合差動入力増幅器回路AIと、

前記データ出力信号のピーク振幅を検出し記憶し、かつ 前記第1の基準信号を発生する検出手段A2Pと、

前記データ出力信号の第2のピーク振幅を検出し記憶 し、かつ前記第2の基準信号を発生する検出手段A 2Nと、

前記第1及び第2の基準信号に応答して、前紀データ入力信号のdcまたは低周波数電流の一部を前記第1の入力手段から分流する手段(A₄)と、

パケット完了リセット信号に応答して、受信したデータ 入力信号が存在しない間前記検出手段により記憶される 初期dc電初圧とほぼ等しいノンゼロ電圧に、前記各出力信号検出手段により記憶された前記データ出力信号を放電するリセット手段(620)と、

を具備するデジタルデータ受信機。

【請求項6】 前記リセット手段は、

前記初期dc電圧の所定の電位達以下になるまで第1の 放電比率で各検出器手段に記憶されたデータ出力信号を 放電する和リセット手段(A6A)と、

前記初期dc電圧が遠せられるまで、前記第1の放電比率より小さい第2の放電比率で前記記憶されたデータ出力信号を放電する微細リセット手段(A6)と、を具備する請求項5の受信機。

【請求項7】 前記第1及び第2の検出器手段は、 前記データ出力信号のピーク振幅を記憶するコンデンサ

前起リセット手段は、

手段Cpnを、

前記リセット信号に応答して前記コンデンサ手段を放棄し、その他の全ての時間は切りはなされている切り替え可能電流供給手段(SC、SF)を有する請求項5の受信機。

【請求項8】 前記入力増幅器回路の出力手段に接続された入力及び受信機出力信号を供給する出力とを有する出力増幅手段(A3)と、

前記リセット手段からの前記リセット信号に応答して前記出力増幅器手段を不動作状態にする手段(A3、620)と、

を具備する請求項5の受信機。

【請求項9】 受信したデジタル光信号を電子データ信号に変換する受信及び変換手段 (Pni)と、

前記電子データ信号を受信する第1の入力手段と第1の 基準信号を受信する第2の入力手段及びデータ出力信号 を出力するための出力手段とを有するdc結合意動入力 増幅器回路(A₁)と、

前記データ出力信号の第1のピーク振幅を検出、記憶する第1の検出器手段(A2P)と、

前記データ出力信号の第2のピーク振幅を検出、記憶し、かつこれに応答しdcまたは低周波電流の一部を前記データ入力信号から分流するする第2の検出器手段(A2N)と、

バケット完了リセット信号に応答して、受信したデータ 入力信号が存在しない間前記検出手段により記憶される 初期dc 電圧とほぼ等しいノンゼロ電圧に、前記検出手 段により記憶された前記データ出力信号を放電するリセット手段(620)と、

を具備する光信号受信機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデジタルデータ受信機に関する。更に詳細には、本発明はパケットモードデジタルデータを受信する受信機に関する。

[0002]

【従来の技術】常川のデータ通信に関する要件は明確な論理閾値の確立である。金属配線系ではこの目的のために所定のdc(直流)論理レベルを使用する。これは、絶対的な信号レベルが事前に分からない光系では不十分である。従来の解決法は、受信機と論理量子化器との間をac(交流)結合することである。

【0003】この解決法の場合、dc論理閾値レベルは、受信データバルスの"信号平均"を生成することにより確立される。平均を超える信号は論理1と見做され、平均未満の信号は論理0と見做される。ac結合受信機は連続的なデータ伝送に関して十分に役立つが、信号の時間平均が連続的かつ予測不能に変動するバーストモードデータ伝送には殆ど役立たない。

【0004】これに対して、高速dc結合受信機は、理想的にはパーストモード動作に適しているが、受信データパルスのdc中心(データ信号の最小及び最大偏位の合計の1/2)の数ミリボルト内に論理基準電圧レベルを確立する必要があるので、実現困難なことが立証された。

【0005】米国特許第5025456号は、パーストモードデータ受信機を使用することにより前記問題を解決した。このパーストモードデータ受信機は入来パーストデータバケットの増幅が可能であり、論理関値電圧をdc中心に自動的に(理想的には、入力データパーストの第1ビットの間に)調整する。

【0006】現在、バケットデータ伝送は光バス通信システムにより送られている。この事実は、1992年2月発行の"ジャーナル・オブ・ライトウエーブ・テクノロジー(Journal of Lightwave Technology)"、Vol. 10、No. 2に掲載されたユースケ・オータ(Yusuke Ota)らの「光バス用途のDC-1Gb/s Nurst-Mode Compatible Receiver for Optical BusApplications)」と題する論文に記載されている。バスシステムでは、前記の問題は一層困難な問題になっている。なぜなら、現在、バス媒体は多数の光送信機により時分割されているからである。

【0007】これらのパスシステムは、従来の受信機に2つの新たな制約条件を賦課する。第1の制約条件は、出力レベルが大幅に変動する異なる送信機から間隔が非常に狭いパケットデータを受信機が受信しやすいことである。例えば、或るパケットは-15dBmの電力レベルで到着し、続いて、数ピット後に、-35dBmの電力レベルを行する別のパケットが到着する。受信機は、時間的に数ナノ秒しか分離されていない広範なパケット振幅を処理できなければならない。

【0008】第2の制約条件は、送信機のレーザ光源を "on" から完全に極めて迅速に "off" にターンさ せることが困難なので、レーザは一般的に、パイアスが かけられており、そのため、レーザは通常、値かに "o n"のままでいる。しかし、多数のレーザをバスに実装する場合、各レーザはいつでも僅かに"on"の状態にあり、発生するdc "暗レベル"光は、検出しようとする若干の弱ac 信号よりも高くなり易い。

【0009】従って、dc光レベルの感度を除去するための高域フィルタと同等なものに対する必要がある。高域フィルタを導入する最も容易な方法は、信号を単にac結合するだけである。しかし、これによれば、パーストモード受信機が本来的に解決しようと企図したac結合に伴う全ての問題を再び蒸し返すこととなる。

[0010]

【発明が解決しようとする課題】従って、本発明の目的は、パーストモード受信機が本来的に解決しようと企図した a c 結合に伴う全ての問題を解決したデジタルデータ受信機を提供することである。

[0011]

【課題を解決するための手段】本発明によれば、デジタルデータ受信機は、デジタルパケットデータ入力信号を受信するd c 結合発動入力増幅器回路、信号のピーク振幅の検出と記憶をする検出器回路、及びパケット完了リセット信号に応答するリセット回路を具備する。リセット回路は、受信する入力信号が存在しない間検出回路により記憶された初期 d c 電圧とほぼ等しいノンゼロ電圧にピーク振幅信号を放電する。

【0012】本発明の他の態様によれば、リセット回路はリセット信号により作動する和リセット回路及び做細リセット回路を見備する。 和リセット回路は、記憶された程圧が初期はて電圧の断られた後に初期はて電圧が所定の種圧以下になるまで、急速に検出回路を放電する。 微細リセット回路は、初期はて電圧が達するまでゆっくりと検出器を放電する。第1の実施例において、本発明のリセット回路は先に引用した米国特許第5,025,456号で記述した従来技術のデジタルデータ受信機と運動するように設計されている。

【0013】第2の実施例において、本発明のリセット回路は先に引用した我々の関連特許出顧のデータ受信機を操作するように調整されている。これらの設計では、データ受信機は、入力データ信号を受信するための第1の人力を有するdc結合達動入力増幅器回路と、第1の基準信号を受信するための第2の入力と、増幅器出力を有するdc結合證動入力増幅器回路を具備する。

【0014】第1のピーク検出器は増幅器出力データ信号のピーク振幅を検出、記憶し、更にそこから第1の基準信号を発生させる。第2のピーク検出器は増幅器出力データ信号の負(最小)ピーク振幅を検出、記憶し、更にそこから第2の基準信号を発生させる。 第1及び第2の基準信号に応答して、dc補債器は増幅器の第1の入力に与えられるデータ入力信号のdcまたは低周波電流の一部を分流する。

【0015】本発明によれば、リセット回路は、受信さ

れたデータ入力信号が存在しない間、前記ピーク検出器内に記憶される初期 d c 程圧にほぼ等しいノンゼロ電圧になるまで各ピーク検出器の電圧を放電する。リセット信号は受信機の他の回路をリセットするためのものである。このリセット回路は、受信機が広い調整範囲の電力レベルを有する微細な間隔のパケットデータ信号をより効果的に調整できるようにする。

 $\{0016\}$

【実施例】以下、図面を参照しながら本発明を更に詳細 に説明する。

【0017】図1は従来技術によるバーストモード受信機のアーキテクチュアである。このアーキテクチュアは米国特許第5025456号明細数(発明の名称: "バーストモードデジタルデータ受信機")に開示されている。このアーキテクチュアは、各信号バーストの初期段階に決定される"瞬時論理閾値"(VREF)を確立する。

【0018】この論理閾値レベルは、通常、ac結合受信機で確立されるdc信号平均に取って代わる。論理閾値VREFはピーク入力信号の平振幅点と同等にセットされ、その後の信号振幅はこのレベルを基準とする。閾値の決定は極めて迅速でなければならない。理想的には、信号パーストにおける第1ピットの結論により完了される。

【0019】図2は典型的なパーストモードデジタルデータ入力を示す波形図である。図2において、符号201はパーストモード受信機に入力されるパーストモードデジタルデータを示し、符号202は量子化器出力を示す。

【0020】図1を参照する。受信機は4個のブロックを有する。差動入力/出力トランスインピーダンス増幅器(A1)、高速ピーク検出器(A2)、光利得増幅器(A3)及び駐子化器回路(Q1)である。駐子化器回路Q1は、受信機から出力されたアナログ信号を、この回路に接続された回路額と互換性のある電圧レベル(例えば、ECL)において完全なデジタル0または1信号に変換する。

【0021】受信機は次のように動作する。データが存在しない場合、ピークホールドコンデンサ CPDは放電される。データが到着すると、光検川器 PDI は光電流 I inを発生し、増幅器 AI の意動出力電圧は、 $V0+-V0-\Delta V0=IinZT$ (ここで、ZT は AI の正入力と負出力との間のトランスインピーダンス(フィードバックレジスタ)である)となる。

【0022】従って、AIの證動出力のうちの一方(従って、、正味の出力振幅の半分)はピーク検出器によりサンプリングされ、そして、CPDに記憶される。この半振幅基準レベル(Iin ZI / 2)はAIの相補(負)入力へ入力される。斯くして、論理國道 VREF を確立する。ピーク検出器は極めて急速に充電する。しかし、バ

ースト内の最初の数ピット中に、出力のパルス幅に若干 の歪みが存在することがある。

【0023】論理レベル獲得は、ピーク検出器コンデンサCPDのサイズを低下することにより促進される。しかし、CPDはAI及びA2の周囲のピーク検出器フィードパックループを安定化させるためにも使用される。CPDが小さすぎる場合、ピーク検出器ループは結果的に不安定になる。

【0024】図1の受信機の光パス川途では、2つの問題が新たに生起する。第1の問題は、広範に変動する信号振幅を有する光パケットはパス上に問隔が接近して出現する。これは図2の符号203で示される。パケットPK1(第1の送信機から)及びPK2(第2の通信機から)は同じタイムスロット幅T1を有し、また、パケットPK1はパケットPK2よりも著しく高い信号振幅を有する。

【0025】図1の回路では、大きな振幅のパケットPK1関値がCPDに記憶された後、この回路は小さな振幅のパケットPK2とノイズとを区別できなくなる。従って、このようなパケットはCPDを放電させるために十分に長い時間間隔(例えば、図2の符号203で示されるT2)により分離されなければならない。

【0026】図3の符号310で示されるように、光館流 I in (1) 及び I in (2) は受信された光信号電力 P I 及び P 2 に比例し、 I in (1) は I in (2) よりも遥かに大きい。符号320で示される事例では、 ピーク検出器出力は第1の大きな I in (1) 信号 (パルス0) により決定され、 また、 このピーク検出器出力は大きすぎるので、 第1の後の I in (2) パルス (パルス1) は 量子化器 回路 Q I の 論理スライスレベル 331に 達することはできない

【0027】次いで、図3の符号340で示されるように、雇子化器回路QIの出力ビット1は完全に欠落し(点線で示されている)、ビット2は大きなパルス幅飛み(図3の符号340で示された事例において)を受ける。

【0028】光パス川途における第2の問題は、低周波数"暗レベル"光電力である。図4はレーザダイオードの動作レベルを示すグラフ図である。高速における

"真" OFF (すなわち、P0, 10) とON (すなわち、Pon, Ion) 状態の間で送信機のレーザダイオードを変調させることは実際的ではない。

【0029】従って、レーザは電流 Iof (レーザ動作 関値電流 (Ith) よりも僅かに低い) において一般的 に、OFFパイアスがかけられる。この場合、OFF状 態であっても若干光出力 (Pof ()) が存在する。消滅比 (Pon/Pof ()) は一般的に、10~20である。

【0030】従って、バス上の多くのレーザの場合、暗 (20ff)光レベルはNPo[[である。ここで、Nは レーザの個数である。この光レベルは闘々のレーザのO N状態光レベルにほぼ等しい。更に、パケット間の受信 光電力における許容変動が100:1なので、暗レベル 信号の光電力は若干のパケットのパースト信号レベルを 大幅に超えることがある。

【0031】現在のdc結合パケットデータ受信機アーキテクチャでは、論理関値はlinZI/2である。ここで、linは最大光信号入力Pinに対応する人力信号である。

【0032】図5を参照する。暗レベル電流の存在下では、 lin 2 T / 2 に等しい "真" 論理閾値よりもむしろ、 (ldark+lin) 2 T / 2 に等しい "偽" 論理閾値 TII)が確立される。符号 5 0 1 で示されるように、 Idark < I inである場合、符号 5 0 3 で示されるように、 適正な入力信号検出は依然として有望である。しかし、符号 5 0 1 で示されるように、 Idark ≥ I inである場合、 偽閾値 T II 1 は、符号 5 0 5 で示されるような適正な検出よりもむしろ、符号 5 0 4 で示されるように入力信号を不適正に検出させる。

【0033】図6は本発明の新規な回路の構成を示す増幅機能プロック図である。図1におけるAIに対応するプリアンプは差動人力/出力トランスインピーダンス増幅器である。アダプティブ閾値回路610は図1におけるピーク検出器(A2, BX, BY, CPD)を改変し機能を高めた改造版である。出力増幅器はA3に対応する。パケット閾値リセット回路(以下「リセット回路」という)620はデータパケット間のピーク検出器コンデンサをゼロ化する新規な機能が付加されている。この新規な性能については下記で詳細に説明する。

【0034】リセット機能は各ピーク検出器回路に採用されており、ピーク検出器コンデンサを急速かつ正確にゼロ化させる。データパケットの終局(図2のT2)においてリセット回路620を起動することにより、受信機は、短いリセット間隔の後に、新たな論理閾値(例えば、かなり低いレベルにおける論理閾値)を確立するように準備される。暗レベル光に関する問題は、"暗レベルが備器"(Darcom)回路(プリアンプAIとアダプティブ閾値回路610を含む)により処理される。【0035】"暗レベル補償器"(Darcom)回路はIinの低周波数入力信号(Icom)部分を測定し、そして、これを分流するかまたは減算する。更に、下記で説明するように、ピーク検出器回路(A2P、A2N)は、安定性を高めるように改変されており、ピーク検出器トラッキングの特度が向上する。

【0036】暗レベル補償器 (Darcom) 回路 図 6 は暗レベル補償器回路のプロック図である。Darcom回路 6 0 0 は、入力増幅器 A1、正ピーク検出器 A2P、負ピーク検出器 A2N、比較増幅器 A4 およびローパスフィルタレア 1 からなる。検出器 A2Pは増幅器 A1の正出力のピーク値をサンプリングする。検出器 A2Nは増幅器 A1の負出力のピーク値をサンプリングする。

【0037】増幅器AIの発動出力(V0+およびV0-)のために、正および負ピーク検出器A2P及びA2Nは同じ回路として実現させることができる。従って、トラッキング精度の整合が保証され、その結果、全体的な正確性が向上する。最大入力振幅(例えば、図5のTH2)の半分に等しい論理瞬値をセットするために、検出器2Pは増幅器AIと共に使用される。

【0038】 Darcom回路600は、ピーク検出器回路(A2P, A2N)のスペグトル特性をあてにする。ピーク検出器コンデンサの放電時間により下端に結合された高周波致範囲では、ピーク検出器回路(A2P, A2N)は単一利得を有するピークサンプリング回路として作用する。しかし、低周波致では、ピーク検出器コンデンサは十分な放電時間を有し、その結果、A2P及びA2Nは単なる単一利得増幅器である。

【0039】A2P及びA2Nの出力は入力電流 I inの低周 放数変動を追跡するが、下記では、説明を簡単にするために、これらの低周波数変動を "dc" I dark電流と呼ぶ。従って、A2P及びA2Nは、増幅器A1 の正及び負出力 (V0+およびV0-) のピーク値を入力として比較増幅器A4 へ入力する。

【0040】図7に示されるように、これらのピーク検出器出力(V0+およびV0-)は、高周波数共通信号ピークと低周波数差分信号(暗レベルオフセット)の合計からなる。従って、暗レベルオフセット信号の不存在下では、ピーク検出器 A 2P,A 2N出力は、図7において符号701の点線の電圧レベルにより示されるように出現するが、波形702は暗レベルオフセット信号の存在下における出力 $\Delta = A$ 2P -A 2Nを示す。また、A 4 はローバスフィルタと一緒になって、これを"d c 差分"信号(I comp)に変換する。

【0041】 "dc笼分"信号(Icomp)は入力信号 Iinから減算される。従って、dc(または低周波数)フィードバックループがDarcom回路600内に確立される。このループは、他の全てのdcオフセット信号(または低周波数オフセット信号)と共に入力暗電流(Idark)を相殺することにより、AIのdc(または

(Idark)を相殺することにより、AIのdc(または低周波数)信号の追動出力を強制的にゼロにする。

【0042】前記のようなその他のオフセット信号は、 増幅器AIの出力VO+およびVO-またはピーク検出器A 2P又はA2Nから発生される。ローバスフィルタしPI は、Darcomフィードバックループを安定化させ、 また、暗レベル信号の変動を平均化するのに役立つ。

【0043】正ピーク検出器A2Pにより論理閾値がIin 2T/2として適正に確立された場合、A1の差動出力は論理閾値の上下に対称的に振動する。従って、正および負ピークの振幅は均等である。従って、A2P及びA2Nの出力も均等である。斯くして、増幅器A4への差動電圧はゼロであり、その結果、比較増幅器A4の出力におけるIcompの正味の変動は全く発生しない。これは図7

における符号701で示された"理想的"ケースとして 例証されている。

【0044】 実際、Darcom回路600は高周波数入力は無視するが、dc(または低周波数)出力成分は強制的にゼロにする。Darcom回路600の適正な動作は正確なトラッキングと2個のピーク検出器A2P及びA2Nの整合によりた右される。正ピーク検出器A2Pが不正確である場合、不適正な論理閾値が確立され、その結果、ピーク検出器出力は対称的にならない。これは、図7にける符号702の波形により例証されている。これは、これ自体が設動プリアンプAI出力電圧(V0+-V0-)におけるオフセットとして現われる。

【0045】同様に、ピーク検出器A2P及びA2Nが互いに正確に整合しない場合、この不整合もまたプリアンプAI川力のオフセットとして出現する。このような差動オフセット電圧は増幅器の感度を低下させるか、または、偽デジタル論理0または1信号を発生しがちである。また、ピーク検出器A2P及びA2Nが正確であり、構密に整合されていたとしても、現在の計画はデータフォーマットへ制約条件を付ける。このような制約条件は、ピーク検出器が急速に充電され、そして、出来るだけ長い間、この荷電を保持している場合に、最も緩和される。

【0046】前記の計画によれば、原則として、ノイズに対する考慮を除いて、暗電流 I darkの許容サイズには何の制限も存在しない。更に、Darcom回路600は主信号経路から入力スペクトルの低周波数部分を減算するが、その情報はA4出力におけるその他の目的(例えば、監視)に依然として利用可能である。

【0047】ピーク検出器A2P及びA2N

トラッキング及びフィードバックループ安定性を改善するために、図1に示された従来技術のピーク検出器回路に対して2つの変更を施した。下記の記載において、ピーク検出器A2P及びA2Nは同様な回路を使用し、また、同様な方式で動作するので、正ピーク検出器A2Pの動作についてのみ説明する。以下、図1及び図8を併せて参照しながら説明する。下記で詳細に説明するように、図8における点線で囲まれたブロック部分は入力電圧信号を受信するための代替実施態様を例証する。

【0048】トラッキングの正確性を高めるために、ピーク検出器回路A2Pの利得は値かに増大された。図1に示されたピーク検出器回路の場合、分数トラッキングエラー(Vin-V0)/Vinは1/(1+A)である。ここで、前記Aは増幅器A2の開ループ利得であり、Vin及びV0はA2、BX、BY及びCPDからなるピーク検出器の入力及び出力信号である。このエラーは利得Aの増大につれて減少するが、絶対にゼロにはならない。このエラーを最小にする方法は、図8に示されるようなピーク検出器に少量の利得を導入することである。A=1+R1/R2の場合、分数トラッキングエラーが除去さ

れることを証明するのは容易である。

【0049】第2の変更は、ピーク検出器フィードバックループの安定性を高めるために取り入れられた。図1を参照する。このループは、ピーク検出器を通してAIの正出力から引き出し、その後、AIの負入力へ戻る経路として識別される。安定化には、このフィードバックループ内に単一の主要ボールが存在することが必要である。このため、普通は、トランジスタBXのエミッタ駆動抵抗と直列のピーク検出器コンデンサCPDによりセットされるように散計される。

【0050】しかし、あいにく、このループ内にはその他の多数のボールが存在する。例えば、AI及びA2の増幅器ボール及びAIの入力ボールなどが存在する。更に、BXの駆動抵抗は非常に小さいので、主要ボールを安定化させるめに一届大きなコンデンサCPDが必要である。このループの安定性を限界点にまで高めることができる。

【0051】本発明では、CPDまたはBXのエミッタ駆動抵抗の何れかを増大することにより安定性を高める。あいにく、何方を増大させた場合でも、ピーク検出器の放電時間が増長され、その結果、回路動作が損なわれる。従って、フィードバックループの不安定性またはピーク検出器の緩慢放電の何方かを選択しなければならないものと思われる。ピーク検出器A2Pは(1) 充電又は(2) 保守からなる2種類のモードのうちの何れかで動作する。

【0052】充電モードの場合、増幅器A2に対する正人力は負入力よりも大きく、回路はピーク検出器コンデンサCPDへの充電をポンピングすることにより反応する。充電モードでは、回路は"スルー(slew)限定"である。同じく、ループ利得はゼロであり、その結果、安定性は解決される。

【0053】保守モードでは、増幅器A2 に対する正および負入力は概ね等しく、充電ポンプBX は平均して、放電電流(BY のペース電流) を平衡させるのに必要十分な電流を供給する。このモードでは、安定性が論点なので、安定性は必ず達成されなければならない。

【0054】安定性は、図8に示されるように、充電トランジスタBXと直列に大きな直列抵抗RPDを配置することにより向上される。これは、RPD及びCPDによりはぼ決定される主要ボールの周波数を低下する。発生する損傷充電特性は、図8において増幅器A5 および充電トランジスタB2 として図示されるような "スルー(slew)ブースタ" 回路810を導入することにより修復される。スループースタ回路810は、制限直列抵抗なしに、直接CPDを充電する。

【0055】しかし、増幅器A5への入力は、A2の入力に関して僅かにオフセットされる(VOFF)。従って、スルーブースタは、入力VO+と記憶出力VOUTとの間の差が大きい場合、すなわち、>VOFFの場合にの

み、"ON"される。CPDに記憶された電圧が最終値の VOFF内にまで放電すると、スループース夕回路810 は"OFF"され、そして、主ビーク検出器増幅器A2 はその他の方法でCPDを平衡するまで充電する。

【0056】従って、スループースタ回路810は、回路が充電モードの状態にある場合にのみ、 "ON" 状態である。回路が保守モードである場合、スループースタ回路810は "OFF" 状態であり、その結果、全体的なフィードバックループ安定性に悪影響を及ぼさない。【0057】リセット回路

図2において符号203で示されるリセット回路は、バケットの終りのリセット信号に応答して、正及び負ピーク検出器回路A2P及びA2Nの両方とも非常に急速に放電するように設計されている。これにより、振幅が約100:1(P1/P2)まで異なるデータバケット(PK1,PK2)は、時間間隔(T2)、例えば、4ビット期間(これは30Mbデータ信号の場合、約130nsに相当する)程度の短い間隔により分離させることができる。この間隔T2(図2の符号203で示される)は"リセット間隔"と定義される。

【0058】図8を参照する。リセット回路は、共通のリセット可能回路820(リセット信号からリセット可能信号を発生する)と、リセット放電回路830(各ピーク検出器回路の一部である)を包含する。このリセット放電回路830は正ピーク検出器A2Pに関してのみ図示されている。

【0059】リセット回路は、速度、精度、 "クランプ" 機能、電力節約およびCMOS/TTL人力レベルなどの属性を提供する。

【0060】第1の属性である速度は、ピーク検出器コ ンデンサCPDを出来るだけ急速に放電またはクランプす ることにより得られる。これは大きな放電電流(IDIS) しか必要としない。第2の属性である精度は、ピー ク検出器コンデンサCPD電圧がその起動(データ不存 在)値に達したときに、放電電流 IDIS (クランプ機 能) が即座に "OFF" されなければならないので、問 題を面倒にする。ピーク検出器回路 A 2P内の初期バイア ス電圧のために、この起動値はゼロボルトではない。 【0061】リセット間隔中にピーク検出器充電回路」 (すなわち、増幅器A2 およびA5) を "OFF" さ せ、同様に、リセット間隔以外の全ての間中に放電回路 (すなわち、増幅器A6) を "OFF" させるために、 このクランプ機能が必要である。このクランプ回路は、 バケット受信機出力(すなわち、増幅器A3) をリセッ ト間隔中に明確な論理状態に強制するのにも使用され る。明らかに、増幅器 A3 が飛子化器回路Q1 の一部で ある場合、量子化器QIはクランプ機能によりリセット される。電力節約およびCMOS/TTL入力レベルは

【0062】リセット放電回路830は次のように動作

システム要件である。

する。比較増幅器A6 はCPDに印加される電圧を構度基準電圧と比較する。この電圧が基準電圧VDIS を超えている場合、スイッチSF を閉成し、放電電流 I DIS を CPDから抜き収る。精度基準電圧VDIS は 2 段階画像回路として実現される。

【0063】図8の受信機により入力データが全く受信されない場合、電圧VDIS は本質的に初期出力電圧VOU Tを示す。第1段階AIiは入力増幅器AIのコピーであるが、第2段階A2iはピーク検出器回路A2のコピーである。(ピーク検出器増幅器A2内で使用されている利得増大レジスタR1は第1画像段階AIiの出力840に対して参照される。)IDIS は非常に大きいの、コンデンサCPDを急速に放電させるために、増幅器A6 放電ループによる時間遅延は短くなければならない。さもなければ、コンデンサCPDは非常に緩慢に放電するであろう。

【0064】同様に、増幅器A6の利得は正確な放電を保証するために大きくなければならない。幸いにも、安定性は増幅器A6ループの関心事ではない。なぜなら、増幅器A6ループはコンデンサCPDを放電させるだけであり、コンデンサを充電させることはできないからである。すなわち、発展を起こさせる回復力は存在しないからである。

【0065】クランプ機能は図8のリセットプロック820により行われる。この回路プロックはリセット入力信号をリセット可能クランプ信号に変換し、また、放電電流 I DIS を "ON" および "OFF" させる。これは、リセット入力信号が存在しない場合に、リセット放電回路830の電力消費量を最小にすることにより電力を節約する。

【0066】図9には、第1図の先行技術の回路に用いらる本発明のリセット回路の実施例を示す。本実施例において、リセット回路は、図に示すように接続されたリセット放電回路830、850、リセット作動回路820、精密基準A₁₁、A₂₁及び抵抗R₁、R₂を有する。図9において示したリセット回路830、850は、図8を引用して前述した同じ回路を用いて完成され、同じ方法で操作するので、これ以上の詳細な説明は省略する。

【0067】別の実施態様では、リセット放電回路は机放電回路850と細放電回路830を包含する。(細放電回路用にリセット放電回路を使用する場合、放電電流 顧IDIS を微小電流値に調整しなければならない。)組 放電回路850は前記の放電回路830と同様に動作する。但し、電圧VOUTとVDISの造がオフセット電圧VOFFIを超えなければ相放電回路850は起動されない。

【0068】起動された場合、机放電回路850はスイッチSCを電流源IDIS2に接続可能し、コンデンサCPDを放理させる。VOUTはVDISよりも大きいので、細放電回路830も起動される。従って、VOUTがVDIS+

VOFF1よりも大きい場合、和放電回路850および組放電回路830の両方とも同時にコンデンサCPDを放電させる。IDIS2はIDISよりも遥かに大きいので、IDIS2が本質的に放電速度をコントロールする。

【0069】 電圧 VOIT が低下し、そして、VDIS + VOFFIに達したら、組放電回路850はコンデンサCPDから電流源IDIS2を切断する。その後、細放電回路830だけがコンデンサCPDを放電し、緩慢で、一層正確にコントロールすることができる放電速度を保証する。組放電回路と細放電回路を併用することにより、リセット放電回路は、(I) 高電力レベルバケットデータからピーク電圧のコンデンサCPDを急速に放電させことができ、

(2) コンデンサCPDを所望の電圧VDIS にまで極めて正確に放電させることができる。

【0070】低電力パケットデータの場合、和放電回路850は全く使用されない。斯くして、リセット放電回路は、最終放電電圧のコントロールの正確性を犠牲にすることなく、放電速度を増大させることができる(すなわち、迅速な放電を保証する)。この構成によれば、リセット回路は、過大な放電速度による行き過ぎなしに、コンデンサCPDを急速、かつ、正確に放電させることができる。速い放電速度は、数十~数百Mb/sの範囲に及ぶデータ速度について数ピットタイム以内に受信機を確実にリセットできるようにする。

【0071】コンデンサCPDの最終放電電圧の設定の正確性は、隣接するパケットデータ電力に関する受信機の動的入力信号範囲を確実に約100:1にすることを可能にする。すなわち、受信機は、確ぐ後に100倍以上も高いレベルのパケットデータ信号が続く低レベルパケットデータを受信することができる。

【0073】従って、検出器A2Nは、(前記の実施例で発生された負ピーク電圧を示す最大電圧よりもむしろ) 最小電圧を示す最小レベル電圧を発生する。この場合、暗レベルオフセットは、A2Nの出力と画像回路A11の出力に類似の新たな基準電圧との間の差、すなわち、暗レベル信号が存在しない増幅器A1出力により決定される

【0074】その後、比較増幅器A4は、検出器A2Nから出力された最小ピーク程圧とこの新たな基準電圧との間の差を受信する発動増幅器のままでいる。次いで、この発動増幅器はローパスフィルタと一緒になって、増幅

器AIへ入力される前に、Iinから減算または分流されるdc電流Icompを発生する。

【0075】更に、本発明は増幅器AIをトランスインピーダンス増幅器から電圧増幅器へ変更することにより、(電流入力信号よりもむしろ)電圧入力信号により使用することができる。これは、光検出器PDIを、特定の出力インピーダンスの電圧信号顧VSで置換することにより実現される。

【0076】このような構成は、光検出器PDIを図8の点線プロック860および870で示された回路で置換する。この場合、電圧源VREFIはdcバイアス電圧であり、電圧源VSは入力電圧信号である。プロック860および870内の抵抗器ZINは増幅器AIをトランスインピーダンス増幅器から電圧増幅器へ転用する。

【0077】ここで説明した実施例では、アナログ回路 ブロックは実際に周知のECLゲートか、または、EC レゲートを簡単に変更したものの何れかである。ECL ゲートは電流源ロードとこれに続くエミッターフォロア ステージを有する差動対からなる。これらの回路は、値 かな利得しか与えないが、生得的に非常に高速である。

【0078】入力増幅器、出力増幅器、ピーク検出器 A 2Pおよび A 2N、増幅器 A 5 および A 6 、及び特度基準 A 1iおよび A 2i は米国特許第5025456号切細書などに詳記された回路を用いることにより完成させることができる。

【0079】前記の実施例ではパイポーラ集積回路技術を用いているが、FETなどのようなその他の回路技術も当然使用できる。

【0080】例えば、シリコン、ガリウム砒素またはその他の適当な半導体材料を使用して回路を完成させることができる。更に、図8に示した増幅器回路機能を完成させるためにその他の周知回路も使用することができる

【0081】更に、本発明をパーストモードで動作されるパケットデータシステムで使用する受信機として説明したが、本発明は連続的なデータ伝送を利用するシステムにおいても当然使用することができる。本発明を光信号による用途について説明したが、本発明は光信号以外の信号系についても使用できる。

[0082]

【発明の効果】以上説明したように、本発明によれば、デジタルデータ受信機は最小及び最大振幅の受信入力信号を検出し、そして、この受信入力信号から、データ受信機の入力端に入力されるべきデータ入力信号から減算すべきdcまたは低周波数電流を決定する。この電流分流構成は、前記の問題のある"暗レベル"光信号に応答して、データ受信機に対する入力端において、ホトダイオードにより発生されたdcまたは低周波数電流を殆ど除去する。その結果、本発明のデータ受信機はdc"暗レベル"光に対する感度が飛躍的に低下され、それによ

り、入力データ信号検出の感度及び精度が格段に向上する。

【図面の簡単な説明】

【図1】米園特許第5025456号明細郡に開示された従来技術のパーストモード受信機回路のプロック図である。

【図2】(1) バーストモード間欠信号伝送顧および(2) バケットモード間欠複数伝送顧の2つのモードのうちの一方のモードで動作する光通信システム受信されたデータ波形を示す波形図である。

【図3】パケットモードで動作される図1の回路における光電流入力、ピーク検出器出力、プリアンプ出力および決定回路(量子化器)出力を示す波形図である。

【図4】レーザ電流の関数としてレーザ明度(または光 出力P)を示す特性図である。

【図5】 "暗電流" (本質的にdc電流) がゼロでないでない場合における、図1の回路における光電流入力と決定回路受信機出力を示す波形図である。 "TII2"はac信号振幅の中心における"真"または理想論理國値を示し、"TII1"は暗電流を含む総入力振幅の半分において確立された偽論理閾値を示す。

【図6】"暗レベル"入力電流を処理するように変更さ

れたアダプティブ岡値回路および異なる電力レベルの問 隔が接近したデータパケットの受信が可能なリセット回 路を包含する本発明による"パケットデータ受信機"の ブロック図である。

【図7】暗レベル信号が存在する場合と存在しない場合に、プリアンプAIの出力信号レベルとピーク検出器A2P及びA2Nの対応するレベルを示す波形図である。

【図8】各々、プースタスルー回路とリセット回路(ピーク検出器放電回路と精度基準を含む)を有する2個の同一のピーク検出器の細部を示す本発明の受信機の詳細なプロック図である。

【図9】本発明によるリセット回路と組み合わせるのに 川いられる米国特許第5,025,456号の従来技術 のパーストモード受信機回路のブロック図である。

【符号の説明】

600 暗レベル補償器回路

610 アダプティブ閾値回路

620 リセット回路


810 スループースタ回路

820 リセット可能回路


830 組放電回路


850 机放電回路


[図2]




(図3)









【図6】



(図8)



(図9)



フロントページの続き

- (72) 発明者 ユースケ オータ アメリカ合衆国 ニュージャージー、マウ ンテン レイクス、ローレル ヒル ロー ド、215
- (72) 発明者 ロバート ジェラルド スワーツ アメリカ合衆国 ニュージャジー、ティン トン フォールズ、ウェリントン ドライ ブ、65